PATENT ABSTRACTS OF JAPAN

2000-311061 (11)Publication number: (43)Date of publication of application: 07.11.2000

(51)Int CL

606F 3/06 611B 19/02 611B 20/10

(21)Application number: 11-122486 (22)Date of filing:

28.04.1999

(71)Applicant: (72)Inventor:

SONY CORP KANOTA KELJI OKADA SHUNJI FUJII NOBUKO


15.03.2006

(54) DISK DRIVE INTERFACE DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a disk drive interface device which can execute a high speed propessing.

SOLUTION: This disk drive interface device is provided with plural address decodes #0(50)-#5 (55) connecting output signals to one data register 41 of the disk device, a weight generator 3 to which the respective output signals of the plural address decodes #0(50)-#5(55) are inputted and generate weight signals corresponding to them and a host sequencer 1 receiving the weight signal outputs of the weight generator 3 and generating an address signal. The plural eddress decodes access the register of the seme function in the disk device from an address area. The number of processing weight signal generation clocks is made to correspond at every address decoding result signal and access is executed at different access speed.



EGAL STATUS

Date of request for examination]

Date of sending the exeminer's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of

rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting eppeal egainst examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出版公開番号 特開2000-311061

(P2000-311061A) (43)公開日 平成12年11月7日(2000,11.7)

(51) Int.Cl. ⁷		識別記号	龍別記号 FI			テーマコード(参考)	
GOSF	3/06	301	G06F	3/06	301G	5B065	
G11B	19/02	501	G11B	19/02	501K	5D044	
	20/10			20/10	D		

審査請求 未請求 請求項の数3 OL (全 16 頁)

(21)出願番号	特膜平11-122486	(71)出顧人	000002185 ソニー株式会社	
(22)出顧日	平成11年4月28日(1999.4.28)	1	東京都品川区北品川6丁目7番35号	
		(72)発明者	叶多 啓二	
			東京都品川区北岛川6丁目7番35号	ソニ
		1	一株式会社内	
		(72)発明者	岡田 俊二	
		1	東京都品川区北品川6丁目7番35号	ソニ
		i i	一株式会社内	
		(74)代理人	100080883	
			弁理士 松隈 秀盛	
		1		

最終質に続く


(54) 【発明の名称】 ディスクドライブインターフェース装置

(57) 【要約】

スさせるものである。

【課題】 高速処理が可能なディスクデバイスインター フェース装置を提案する。 【解決手段】 このディスクドライブインターフェース 装置は、ディスクデバイスの1つのデータレジスタ41

に各出力信号を接続する複数のアドレスデコード#0 (5の)~#5 (55) と、複数のアドレスデコード# の (50)~#5 (55) を出力債骨が入力されてそれぞれに対応するウエイト信号を発生するウエイト発生器3 と、ウエイト発生器3のウエイト信号出力を受けてドレスに信号を発生するホストシーケンサ1とを備え、アドレスエリアから複数値のアドレスデコードがディスクデバイス内の同一機能のレジスタへアクセスし、各々のアドレスデコード機能のピラセス要のアウセス返りである。



【特許請求の範囲】

【請求項1】 ディスクデバイスの1つのデータレジス タに各出力信号を接続する複数のアドレス信号選択手段

上記複数のアドレス信号選択手段の各出力信号が入力されてそれぞれに対応するウエイト信号を発生するウエイト信号発生手段と、

上記ウエイト信号発生手段の上記ウエイト信号出力を受けてアドレス信号を発生するホストシーケンス手段と を備え、上記アドレス信号製作学によりアドレスエリアから複数側のアドレステコードが上記ディスクデバイ ス内の同一機能のレジスタ〜アクセスし、上記ホストシーケンスチ版とより各々のアドレスデコード建保号等に上記ウェイト信号発生手段による処理ウエイト信号発生クロック数を対応させて、別々のアクセス速度でよっなおと考ぐよ々かドライブインターフェース変変。

【請求項2】 請求項1記載のディスクドライブインターフェース装置において、

上記ウエイト信号発生手段は、上記複数のアドレス信号 選択手段の各入力に対応してそれぞれのウエイト信号を 所定りロック数の期間発生する複数同期ウエイト信号発 生手段であることを特徴とするディスクドライブインタ ーフェース装置。

【請求項3】 請求項1 記載のディスクドライブインタ

ーフェース装置において、 上記ホストシーケンス手段は、各ステップで複数命令コ ードを取り込み字行するパイプライン処理実行型シーケ

ンス手段であって、 上記ディスクデパイスは、上記複数のアドレス信号選択 年段の2以上を所定の組み合わせ順でアドレス指定して アクセスすることを特徴とするディスクドライブインタ

一フェース装置。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ディスクデバイス のインターフェース装置に関し、特にランダムアクセス とシーケンシャルアクセスでアクセス速度を使い分ける インターフェース装置に適用されるものである。

[0002]

「従来の技術」従来、CPUからレジスをを介してデータ転送デバイスをアクセスする際に、デバイスの製造会 柱、型式の性能によって応答策度が異なる。これに合わせて、インターフェースのアクセス速度をディスクデバイス内部コントローラに対してモード設定を切換えるハードウエアを使っていた。

【0003】また、デバイスを内部制御するレジスタは 応答速度が遅いので、データ転送用レジスタよりも数分 の一の選いアクセス速度にする必要があった。

【0004】特に、複数コマンドをシーケンシャルに連 続して発してシーケンシャルにデータ転送を行う、シー ケンシャルアクセスの場合には、ランダムアクセスの場合と異なり、ディスク媒体メディアから内部キャッシュ メモリへのデータ転送の電子回路による処理遅延があった。

[0005]

【発明が解決しようとする課題】上流した従来のディス クデバイスのインターフェース装置では、シーケンシャ ルアウセスの場合にディスタ後様メディアから内領キャ ッシュメモリへのデータ転送の電子回路による処理遅延 の存在のため、基準で定められているサイクル周期に対 をするサイクルであっても、高レートでの連歩アクセス ではデータの内部キャッシュへの転送レートが間に合わ ず、ディスク内部コントローラの動作が停止するエラー が除年するとしょうな場合

【0006】本発明は以上の点を考慮してなされたもので、高速処理を可能とするディスクデバイスのインターフェース装置を提案しようとするものである。

[0007]

を別々に対応させる。

【鉄頭を解決するための手段】かかる課題を解決するため本発明のディスクデバイスのインターフェース装置では、メモリマップドー/OでOPUに接続するデバスインターフェースで、GPUがアクセスできるアドレスが多く空くのを活用し、いくつかのアドレスグループ毎に同一ディスクデバイスの同一機能レジスタへ別々のアクヤス流費でアクヤスニセラス

【0008】具体的には、ホストCPUのアドレスエリアを複数値のアドレスエリアに分けてメモリマップド) 〇で技能し、各々等にホトのアドレス信号をアドレスデコードし、それぞれのアドレスデコード信号の論 理和を同一デパイス内のコントロール/ステータス/デ ータ機能の各レジスタヘテップセレクト信号として接続 し、その他の同一アドレス信号を接続してアウセスす る。ここで、各々のアドリスデコード結果信号例に、C PUに対するウェイト信号男生器のウェイトクロック数

【0009】本発明によれば、以下の作用をする。1つのデバイスに対して複数のアドレスの中からランダムアクセス、シアンセンシャルアクセス、レジスタイデメタ数定アクセスのモインシャルアクセス、レジスタイデメタ数でアクセスを選択することによって、ホストに対する処理特さけ、上、特別を発生されている各バス信号のウエイト信号に対応する経続時間傾向拡大が得られる。これは、ディスクデバイスをアセスするホス・インターフースにとって、特にシーケンシャルアクセスの場合に対応可能な速度に、アクセスに使用するアドレスを切り替えることによって、変更顕動することができる。

【0010】また、低速から高速までの各種リムーパブルストレージデバイスに対して適したレートでアクセスする。また、機能設定などのアクセスレート周期をディ

スクデバイス内部のインターフェースハードウエアに設 定調節する処理作業を省略することになり、処理オーバ ーヘッドを減少させる。

[001] また、制御ソフトウエアを使用するホストからのアドレス選択だけでアクセス速度を変更するの
で、ディスタデバイスにデータ転送途中にコンド発行を改めて行うことでなくて、ホストのアドレス選択の切 接により、最高速度から最低速度までソフトウエアデク プラムにより組造サイクルレートを自在に切り替えず る。さらに、インターフェース内部にデバイスへのアク セス速度周期の切換調整値を設定保持する設定回路が不 要になる。

[0012]

【発明の実統の形態】以下、適宜図面を参照しながら本 売明の実施の形態を評述する。図1は、本売明の実施の 形態のデスクドライブインターフェース装置の構成を ボサブロック図である。図1において、シーケンサは1 であり、プロセッサユニット内版のシーケンサやブログ ウムメモリに基づくCPU、特にパイプライン処理によ り高速処理作業を行うRISC(Reduced In まtruction Set Conmputer) CPUを使用する。プログラム協図示はしない、モリ上 に存在してそれに基づいてシーケンス処理動作を行う。 パスは2であり、ホストシーケンサ1のアドレスパス、 データパス、コントロールパスを含む。

「0013] 3はウエイト発生器であり、後述するアドレスデコード#0~#n (なお、図1では#ちまでを示している。) までのアドレスデコード結果者のそれでれた対応してシーケンサ1に処理ステップ動作の処理符ちウエイト情号を入力する。その内部では、後述するアドレスデコード結果信号出力を受けて入力され、ハードウエアで割り当てられているクロック数分の時間期間をウェイト信号として合成し、シーケンサ1に出力する。

[0014] ディスクドライブは4であり、本実施の形態では、ATA/ATAPI-4標準に準拠するインターフェースをもつディスクデバイスを使用している。固定アドレスのデータレジスタ41を持っていて、データレジスタ41に繰り返し読み出し、または書き込みを行うことによって、データ販送を行う。さらにはコントロール部42、データをドライブ内部でキャッシュ43、モしてディスクドライブのサーボおよび機構ユニット44が含まれている。

【0015】アドレスデコード#0~#nは、それぞれ 50~5nであり、これはシーケンサホストの1が持つ アドレス信号から複数の選択されたアドレス信号が各々 に入力された場合にそれを変徴してディスクデバイス内 館のデータレジスタのアドレスを選択するアドレスデコー ード信号を出力する。このアドレスデコード信号はない が1つが発生した場合に同じデータレジスタを選択指定 するために、論理和回路を通してディスクデパイス4内 部のデータレジスタ41の選択信号として入力してい る。

【0016】また、これと同時に、先に説明したウエイト発生器3もこれらのアドレスプコード50~5 nのデュード40年出力信号が入力されている。ウエイト発生器3は、それぞれのアドレスデコード結果信号の入力に対応するクロック数のウエイト信号を、ホストシーケンサ1にウェイト信号と出力する。

【0017】図2は、未実施の珍能のアドレスマップを非す割である。図2のアドレスマップのシーンサのもつアドレスでは規範関M - 00 で見ると、アドレス領域内でのディスタデバイス4内部の同ドレスM - 0 から M - 0 n (なお、図2ではM - 0 5 までを示している。)を対応させて、各々のアドレス傷号のデコード結果信号でアドレス指としている。

[0018] そして、アドレス指定のためには論理和処理回路を介している。これはホストシーケンサがバス2 上ではアドレスを同時には10しか発生しないために、そのアドレスデコード結果信号の複数の論連和入力であっても、実際には、同時には1つしか入力されないために、アドレスデコード50~5 のからの信号出力のうちどれか1つを選択する動作を行っている。

【0019】例えば、RISC-CPUコントローラであるCPUの場合には、アドルス範囲は物理デバイスに対応する物理プドレスとして00000000トから1 FFFFFFトを持っている。このうちのエリア5のアドレス範囲14000000ト~17FFFFFトかから複数のアドレスを選択使用して、ディスクデバイス4を接続する。

【0020】 ここで、アドレスデコード対象となる複数 アドレスを、アドレスデコード#0 (50) に対応する ものはM-00であって、具体的には14000100h、アドレスデコード#1 (51) に対応するものはM-01であって、具体的には14000100h、アドレスデコード#2 (52) に対応するものはM-02であって、具体的には14000200h、アドレスデコード#3 (53) に対応するものはM-03であって、具体的には14000300h、アドレスデコード#4 (54) に対応するものはM-04であって、具体的には14000400h、アドレスデコード#5 (55) に対応するものはM-04であって、具体的には14000400h、アドレスデコード#5 (55) に対応するものはM-050であって、具体的には14000400h、アドレスデコード#5 (55) に対応するものがM-05であって、具体的には14000400h、アドレスデコード#6 (57) に対応するM-01で、原次アドレスを割り当て配度していく。

【0021】図3は、本実施の形態のウエイト信号発生 器の信号論理和合成回路の構成を示すプロック図であ る。図3において、シーケンサ1内部には、CPU10 がある。これは本実施の形態では並列パイプライン処理 を利用することで高速処理を実現している。RISC-CPUである。そのCPUは、アドレス、データ、コントロールのをパスの各情等を出力しているもとである。 [0022] そして、このCPU10は認承しないシステムクロック制物回路11である。そしてこのシステムクロック制物回路11である。そしてこのシステムクロック制物回路11は、ウエイト発生器3の出力であったよくにありませた。クロック供給をホールドする。この結果、CPU10の処理ステップを一時停止させることになり、これでCPU10で処理場所の開始フェイト解析が実現される。

[0023] バス2、各アドレスデコード#0つ## (50~5k) は上途したとおりである。そして各アドレスデコード#0~#k (50~5k) の出力である選択信号に3#0~05#kは、図1で説明したように一方でディスタアバイス+に用かされるとともに、ウエイト発生器3に出力される。これがホストシーケンサ1の処理ステップ整作をクロック同期でウエイト待ちさせている。

【0024】シーケンサの出力バス信号をウエイト勢作させて、各バス前頭信号の現在状態をホールドすることによって、結果的にデバイスへのアクセス領勢信号、アドレスデータ信号の発生時間幅を拡張している。この結果、高速なシステムクロックサイクル周期では応答できないより低速なクロックサイクルレートをアクセスに必要としているディスクデバイス4を、高速動作のシステムクロックのパス2に接続して、応答確実なアクセスを契数する。

[0025] 次に、ウエイト発生器3の内部構成を説明する。図3において、30はウエイト数セレクタ#0、31はウエイト数セレクタ#1、32はウエイト数セレクタ#2、そして3kはウエイト数セレクタ#2、そして3kはウエイト数セレクタ#2、その名論理回路である。各々が、図示されるように各対応するアドレスデコーダ#0一#kからの選択信号のS#0~CS#kのうちの1つを入力され、それぞれウエイト信号#0一つエイト信号+kをウエイト信号台原回路131に出力する。

[0026] このとき、シーケンサのアドレスデバイス 信号は同時には1アドレスしかバス2上には存在しない ので、選択電子05半0~60半kは、信号発生してい る場合でも、あるタイミングではどれかひとつだけが発 生している。また、内部は返過時間を高速化するため に、半クロックサイクル以内とするスイッチ選択回路構 成にしてある。

【〇〇27】また、ウエイト数セレクタ#〇〜半はまで の各ウエイト数セレクタ回路は、それぞれ所定のウエイ ト数を発生する論理回路を内蔵していて、その構成は後 途する図々において説明する。そして、各ウエイト数セ レクタ回路出力のウエイト信号#ルの~#kを出力する。 また、他方、CS#のからCS#kの入力信号は、CS 信号合成回路131でどれかの信号があったときに出力 するために論理和をとっていて、グレイコードステート マシン132に出力する。

【0028】グレイコードステートマシン132は、C S信号合成回路1310出力論理和信号を入力されてい、 通常CS # NO O S # K NO 入力がないときには出力信号が偽なので、リセットが続行されたままでいる。そしてCS # D へ CS # K NO 入力があると言には出力信号が偽なので、リセットが続きれてステートがのからスタートしてnまで、カウント進行される。そして各ステート信号# D 〜 # K のぞ 古 がれに出力さる。そして各ステート信号# D 〜 # K のぞ 古 がれに出力さる。そして、各ステート信号# D 〜 # K のぞ 古 がれに出力さる。そして、各ステート信号# D 〜 # K のぞ 古 がれに出力さる。そして、各ステート信号# D 〜 # K のぞ 古 がれに出力さる。そして、6 ステートの第 生による影響を診止している。

【0029】各ウエイト数セレクタ#0~#kはこの各 ステート信号#0~#nから必要なウエイト数をクロッ ク同期で#0から開始して所定のステート信号番号出力 までを選ぶことによってウエイト数の時間期間を設定す る。

【0030】ウエイト信号合成部133は、出力されてくるウエイト信号#0~#kを論理和をとることにより、いずれかのウエイト信号#0~#kが入力されたらウエイト信号もして出力する合成回路である。134は同期出力選延素子、いわゆるロラッチである。これは出力信号が配給パターンを経由してシーケンサ1に出力されるために、一旦同期化して出力し、ノイズ誘動作を防止している。以上がウエイト発生器3の動作である。

[0031] 次に図3における第4ド番目のウエイト数セレクタ回路を説明する。 図4 位、本実施の影極の第4ド番目のウエイト数セレクタ回路の構成を赤すプロック図である。この実施の形態では、ウエイト数セレクタ回路の排水であり、たおける北半のイーを発生したりで、カードステートマシン132からのグレイコードの各ステートをから数末て1個、つまりステートを得るの本(Jー1) の入力が頑次切り替わって入ってくるのに対応して、入力あるとき、コンプロ演次オンとされる。これでウエイト同規クロック数、1個の時間期間の、ウェイト概号を使している。

【0032】なお、図4に示した第4件番目のウエイト数セクタ目踏は、ウエイト数セクク目踏井Kのウエイト数セククタ目踏井Kのウェイト数セクイコードステップカウントのクロック数を Jと設定するときの回路例である。また、グレイコード ステートマシン132は、通常はリセット状態で、デコード入力でステートカウントを開始する。また、ウエイト数セクタ回路井k(3k)の各SW井0~井(Jー1)は、各ステート皆号の入力でオン、入力なしでオフとなる。 [0033] 図5は、本実施の形態のディスクドライブ 内部の各プロック構成図である。図5は、通常のデータ キャッシュ付きディスクデバイスであって、その内部に はデータレジスタ41を含むホストインターフェース部 411、キャッシュコントロール部42、データキャッ シュのパッファメモリ43、そしてディスク配牌事生信 号処理回路45、ディスクドライブサーボネよび機構ユ ニット44、そしてそれらをドライブ内部で朝御コント ロールするドライブ内蔵(CPU46の ドライブ内蔵(CPU466ので)

【0034】ホストインターフェース部411は、AT A/ATAP!ー・4インターフェース環準に準拠するイ ンターフェース機能を提供する論理回路であって、その 内部にはデータレジスタ41があってこれを選択指定し で読み出し、客き込みを繰り返すことによって、ディス クドライブ4に内在するディスクメディアを読み出しき き込み動権でより

[00085] ディスクのコントロールステータスレジス タ群412は、ディスクドライブの名制御機能書き込み 蛟定に使用する、フィーティ機能コード設定レジスタ、 転送するデータ量をセクタ側数で設定するセクタカウン トレジスタ、としてデータ転送するディスタデバイス選 択治よび転送開始するセクタの論理ブロックアドレスを ンドレジスタがあり、割り込み指表やソフトリセット書 き込みに使用するデバイスコントロールレジスタがあ ***

[0086] モレモディスクドライブの各枚連機能誘
出しに使用する、エラーレジスタ、各状態コード
誘み出しに使用するセレクタカウントレジスタ、各サブ
コード誘み出しに使用する倫理プロック指定アドレスレ
ンズタ、ディスクデバイスの内部動作戦態を終み出しし
てディスクドライブの内部処理ステップを次のステップ
に進行させる機能を対して、テレステンパイスの所動件が整定誘力出すがイスクド
ライブの内部処理ステップと次り、そしてデ
ライブの内部処理ステップに進行させる機能をもたないアルタネートステータスレジスタが
さる機能をもたないアルタネートステータスレジスタが
合まれる。

[0037] なお、ATAPIー4標準に樂録するパケットインターフェースを使用するディスクデバイスでは、データ転送するディスクデバイス選択なよび転送開始するセクタの論理ブロックアドレスを指定するレジス りはパイトカウントハイおよびパイトカウントローのキレジスタと呼ばれる。そして実行コマンドコードを設定するコマンドレジスタにはパケットインターフェース動作を指定する特定コードのAD かが書き込まれ。実際のコマンドコード値はデータ転送開始の一番最初の6ワードに12パイトパケットコマンドデータ値ととしてワードデータ値で書き込まれる。

【OO38】インターフェース制御論理回路413は、

これものディスクコントロールステータスレジスタ群4 1 2を参照して、それに基づいて動作制御をドライブ内 蔵CPU46、キャッシュコントロール郎42、ディス ク記録再生信号処理回路45、ディスクドライブサーボ および機構ユニット44の処理動作制御信号を供給する 機能を持つ。

【0039】さらにここでは、パケットインターフェースを使用するディスクドライブの場合には、データレジスタへ続り返し書き込み設定された最初のロードデータのパケットコマンドデータを順次制御論項回路内部に取り込んでコマンドコード、転送長さを開釈し、ディスク転送動作を制件する制御情報信号を提供する処理機能を持つ。

[0040] ディスクドライブサーボおよび機構ユニット44は、内部に記録再生アンプ (REG/PBAmp) 回路440があって、ディスク媒体メディア上のトラックを配置されているをセクタに対して書き込み信号を供給し、読み出し信号を読み出し地領するを観を有する。そして、回転ディスクメディア上のトラッキングサーボ情報を読み出してトラッキング制約およびディスクノエピンドルサーボ教師を行う。また、メディアルのシーク動作およびトラックジャンプアクセス動作を行う。また名がワーサイクル制御と動作のタイマ制物を行う機能を有する。

(10041) なお、ディスク配録再生借号処理回路45 は、配録デャンホル(ch)コーディング回路452お はで再生ユラー訂正回路451を持つ。配録デャンホル (ch)コーディング回路452は、メディアの配録ト ラックに養き込みを行うデャンホルコーディング符号化 処理を施して記録データ信号をディスクドライブサーボ および機構ユニット4000歳再生アンブ回路440に 供給する機能を持つ。再生エラー訂正回路451は、メ ディアからの再生データ信号を読み出して、ECCエラー 一訂返拠理する機能を持つている。

[0042] キャッシュコントロール解42は、コントローラ420、キャッシュコントロール解内部パス42 があり、メモリからのデータ読みだし頻繁を提供するプロックとしては、読み出しメモリブロック選択回路423、メモリ読み出し回路424、読み出し切り換えスッチSW1(425)がある。そしてメモリへのデータ書き込み機能を提供するプロックとしては、書き込み切り換えスイッチSW2(428)、メモリ歌き込み回路427、書き込みメモリブロック選択回路426がある。

[0043] そして、キャッシュコントロール第42 は、メモリステートマネジメント回路429があり、メ モリのリセットやリフレッシュ、あるいはアドレスデー タのアクセス変換の各機能コントロールを制物する機能 を提供する。そしてなおかっこれらの制弾機能と読み出 レメモリブロック選択回路423および書を込みメモリ ブロック選択回路426が共に並列FIFO処理によってメモリにデータの書き込み読み出し動作する際には、アクセス制御の調停機能を提供する。

【 GO 44】また、データキャッシュパッファメモリ4 3は、DーRAM(DynamicーRandom A ccass Memoty)あるいはSD-RAM(S ynchronous D-RAM)、RDRAM、マ ルチパンクDRAMなどのメモリ回路であって、その全 メモリ容量とイスクセレクタの複数集合・プロック とする数極のメモリブロックを0~#mとしてキャッシ コントロール師42内師の読み出レメモリフロック選 状図路423、書き込みメモリブロック選択図路426 からそれぞれアドレス選択されてアクセス取り扱いされる。

【0045】読み出し切換スイッチSW1(425) は、メモリからの読み出しデータ信号をホストインター フェース部411のデータレジスタ41に読み出しデー タとして供給する経路、あるいはディスク記録料生信号 処理回路45内部の6トコーディング回路452に書き 込みデータ信号として供給する経路を選択切換えする機 能を持つ。

【0046] 審告込み切換スイッチSW2(428) は、メモリへの書き込みデータ復号として、ホストイン ターフェース部411のデータレジスタ41からの書き 込みデータ信号の供給を受ける経路、あるいはディスク 記録再生信号処理回路45内部のエラー訂正回路451 からディスクのデータ院み出し信号の供給を受ける経路 を選択切換えずる機能を持つ。

【0047】書き込みメモリブロック選択回路426 は、コントローラ420の制御信号の指示により、書き 込みメモリブロック選択回路426の発生するアクセス 信号により、データキャッシュバッファメモリ43のメ モリブロック#0からディスクの複数セクタ単位分のデ 一タを1ブロック単位として、脚次書き込んでいく。そ して、各メモリブロックがフル状態になると、次のメモ リブロックに切り替えて次のデータを耐吹音き込んでい く。

【0048】読み出しメモリブロック選択図路423 は、コントローラ42の動物価号の指示により、読み 出しメモリブロック選択回路423の発生するアクセス 信号により、データキャッシュパッファメモリ43のメ モリブロック非のからディスクの複数セクタ単位分のデ ・タキ1ブロック単位として、選択書き込んでいく。そ して、各メモリブロックがカラの状態になると、次のメ モリブロックに切り替えて次のデータを調文読み出して いく。

【0049】ここで、パッファ内のデータ超過のオーパーフロー、データ格遇のアンダーフローを防止するための制御手順をキャッシュコントロール部42で実施する。ディスクデバイス4全体としての読み出し動作の制

郷の際は、まずディスクドライブサーボおよび機構ユエット 4 4 4 内の媒体メディアからの読み出しデータを、キャンシュコントロール部 4 2 を経由してメモリブロック # 0 から巻き込んで、所定のデータがいくつかのメモリブロックに野らられた。、ホストインターフェース部 4 1 1 への読み出しデータ送り出しのために、読み出し勤作を行う剥削字順をキャッシュコントロール部 4 2 で実施する。

【0050】ディスクデバイス4全体としての密き込み動作の制御の膨は、まず、ホストインターフェース部4 1からの音を込み子ークをキャッシュコントロール部 4 2を経由してメモリブロック#0から密き込んで、所定のデータがいくつかのメモリブロックに考えられた。 送り出しのために、ディスクドライブサーボおよび 機構ユニット 4 4 内の媒体メディアへの密き込みデータを踏み出し動作を行う制御手順をキャッシュコントロール部 4 2 で実施する。以上がディスクデバイス4 内部の 構成、動作建態の説明である。

[0051] 次に、図6-図12を用いて、同一のデータレジスタへのアクセスであっても異なるアクセスサイクル助作を必要とすることをディスクドライブ内部動作の各アクセス機関のクラス分けによって説明する。図6 は、本実施の形態のランダスクセスクラスを示す図である。図6 において、ランダムアクセスクラスにおいては、媒体メディア上の各セクタースは、なくクタ指定によるセクタの読み出し書き込み60、あるいはセクタのマルチブル指定によるセクタのアルチブル指定によるセクタのアルチブルが会を一括処理してキュー付き読み出し書き込み62することによって、セクタ素合単位でのデータを読み出し書き込みの処理を行う。

【0052】具体的には、図6において、ホストシーケンサ 1 からのコマンド発行処理 S 1 を受けて、ディスクから1 セクタータを読み出してディスキャッシュに転送する処理 S 2 を行い、一選のデータ転送み出しホストに転送する処理 S 2 を行い、一選のデータ転送処理の実行を終了処理 S 4 ぞ行い、一選のデータ転送処理の実行を終了処理 S 4 ぞ行い、一選

[0063] 図7は、本業権の形態のコマンド発行ステップを示す図である。図7でディスクデバイス4へのコマンド発行機作を説明する。ホストインターフェース部411は、そのディスクコントロールステータスレジスタ評412に転送セクタ数、転送開始論理プロックアドレス位置を構造するコマンドグラメタおよびコンドコードを書き込み設定する。これは論理回路ハードウェアであって、ATA/ATAP!-4標準で明記されているように、一番模法なアクセンサイクルの、この場合約300nsより選いレートで置き込みする必要がある。
[0054] にカース・アータ転送に占める占市時間が転送開始の一場が対して、対していまり選いレートで置き込みする必要がある。

にならないためと、ATA/ATAP I - 4 標準の転送 プロトコルが、改訂を重ねる毎に一層高度複数となって をた標準の名ズテートの場合分けを、内降か・ドウエア のステートマシン論理回路動作で実現するため、ハード ウエアを答定が遅くても実現容易としているためであ る。このレジスタ設定値はインターフェース制御シーケ ンス回路413でコード変を解釈されて、ドライブ内成 CPU46が関ロマンド情報を読み出し参照してディ スクドライブ全体をコマンドの指示に従って処理動作さ せる。

【0055] 図8は、未実施の形態のデイスタからキャッシュへのデータ転送ステップを示す図である。図8に示すように、ディスクドライグサーボおよび機構ユニット44において、発行されたコマンドの指示物例に従うて、認み書をッド、またはあまきき光生のクアップは、線体メディア上の指定されたトラックの読み出し開かり上にシークアクセスされて配償されトラッキングがかけられる。キャッシュントロール様名では、W2(428)はディスクからの読み出しデータをデータキャッシュパッファメモリ43からの読み出しデータを示し、インスケンス・メモリ43からの読み出しデータを示ストインターフェス部411のデータレジスタ411できる込む経路に選択制御する。

図の563 そしてまずディスクドライブサーボおよび 機構ユニット44内のディスクメディアから1セクタ、 あるいは複数 ケタ1集合のデータを開来ディアから読み出す。そしてメモリ書き込み回路427および書き込みメモリブロック選択回路426かとで、データャッシュバッファメモリ43への書き込みを実行する。

【0057】その準備レディ状態をキャッシュコントロ ール部42で検出してドライブ内部のホストインターフ ェース部411のディスクコントロールステータスレジ スタ群421のステータスレジスタにコード情報信号を 供給する。

【0068】こで、ホストシーケンサ1はこのステータスレジスタのコード情報を見て、ディスクドライフ4がデータ設か出し完了したことを確認して、ディスクドライブ4内的の水ストインターフェース部411のデータレジスタ41からの機り返しデータ販み出しを開始する。この動作を受けたホストインターフェース部411は、キャッシュコントロール部42と連携して機能動作して、データキャッシェバッフメモリ43的名誉えられたデータを読み出して、ホストインターフェース部411へと順次データを供給する図6の処理33を実行する。

【0059】図9は、本実施の形態のキャッシュからホストへのデータ転送ステップを示す図である。この一連の動作において、キャッシュコントロール部42は、1

[0060] ここではディスク媒体メディアの読み出し エラー発生の際の訂正処理動作による時間混れもなく、 トラック内セクダ読み出しエラー発生の際に複数回の線 り返し認み出しを試みてデータ回復を試みる酸作も発生 しないのでもれたよる実行知識時間選れもない。さらに はメモリに使用しているDRAMセルのデータ保持のた めのリフレッシュ動作や、データキャッシュバッファメ モリ43内の各メモリブロック単位無の複数・モリブロ ック間での書き込みメモリブロック選択先や読み出しメ モリブロック選択先の物接処理動作とデータアクセス動 作との関係動物による時間遅れも発生しない。

【0061】図10は、未実施の形態のシーケンシャル アクセスクラスを示す図である。図10によってシーケ ンシャルアクセスでのドライブ内部動作の販路を設明する。図10に示すように、シーケンシャルアウセスクラ てにおいては、媒体メディア上の各セクタデータは、セ クタ指定による開始セクタでのシーケンシャル院み出し 書き込み100、あるいはセクタのマルテブル指定によ るセクタのシーケンシャル読み出し書き込表を100、あるいはセクタのマルデカル 発行を受け付け処理してエンド終了端セクタでのシーケ ンシャル膨み出し書き込みでは、マンテンタを対 を行うことを繰り返し処理することによって、セクタ集 会単位でのデータを読み出し書き込みの連続転送処理を 行う。

【0062】 具体的には、図10において、ホストシーケンサ 1からのコマンド発行処理31を受けて、ディスクから1セクタデータを読み出してディスキャッシュに転送する処理820を実行する。次いで、キャッシュからデータを読み出しホストに転送する処理830を行う。ここで、コマンドコードでディスクドライカの部のデ定の複数メモリブロック以上にわたる一速のデータを送扱理の8次モリブロック以上にわたる一速のデータを送扱処理のメモリブロック以上にわたる一速のデータを送扱処理のメモリブロックは、キャッシュコントロール部42は各メモリブロックはに一方で書き込みつつ他方で読み出しを行り、FIFの(FIrst In First Out)動作でデータ転送を行う。そしてS4で終了処理8

4する。

【0063】図11は、未実施の形態のコマンド発行ステップ テップを示す図である。図11のコマンド発行ステップ は図7と明核であり、最も近い転送レートである。図1 2は、未実施の形態のディスクからキャッシュへおよび キャッシュからホストへの並列データ标送ステップを示 す図である。図12にディスクからキャンシュへ、キャ ッシュからホストへのF1F0データ标送ステップを示 ッシュからホストへのF1F0データ标送ステップを示

【0064】ディスクドライブサーボおよび機構ユニット44内のディスクメディアからデータを読み出す。モ してメモリ書き込み回路427および書き込みメモリブ ロック選択回路426を介して、データキャッシュバッファメモリ48にデータを振送してディスクキャッシュ バッファメモリ43へ原決データの書き込みを実行す

【0065】そして、データキャッシュパッファメモリ 43からデータを読み出しメモリブロック選択回路42 3およびメモリ読み出し回路424を介して、データを ホストインターフェース部411内のデータレジスタ4 1に転送する。

【0066】 こでデータキャッシュバッファメモリ4 3からデータレジスタ41~データ読み出し転送してい ると書に、並行して、ディスク媒体メディアからデータ を読み出してデータキャッシュバッファメモリ43の各 メモリブロックに順次データを書き込みして、次のシー ケンシャルアクセスでのデータ転送に備える

【0067】特に、こで、この所定の検索メモリブロック以上に力たる一連のデータ量は、取在最も普及しているATA/ATAPIー4インターフェースのもつ1コマンドでの所定サイズ以上の転送データ量、この場合データキャッシュバッファメモリ43内の複数メモリ景大 転送指定量の128k/パイトの転送指定で複数回以上のデータアクセスを受けたときをシーケンシャルアクセスと判断して、データキャッシュバッファメモリ43からデータを読み出すのと一緒に、ディスク媒体メディアの各セクタからデータを読み出してデータキャッシュバッファメモリ43時に、ディスク媒体メディアの名セクタからデータを読み出してデータキャッシュバッファメモリ43にきも必要して、次のシーケンシャルなデータ転送に予め備えて良い。つまり、コマンド発行をシーケンシャルアクセスと判別してFIFO動作に入って良い。

【0068】 これによって、データキャッシュパッファ メモリ43からデータレジスタ41へデータ転送してい る最中に、次のコマンドの発行によるデータ転送を予想 レモディスク媒体メディアからデータキャッシュパッフ ァメモリ43にデータ転送して備える。

【0069】これは今の読み出したデータセレクタの最終セクタの次の論理プロックアドレス位置のセクタに次のコマンドの読み出し開始セクタが配置されていると想

定して、データセクタ連続性を利用してデータセクタを 爾次連続して読み出していくことにより、読み出しを途 切れさせて1回転以上、遠常5 4 0 0 回転、移のディス クでは1回転は11ミリ秒かかる、ディスク回転待ちす るデータ抵送上無効な不進続時間発生を、短端するため である。

[0070] 次のコマンド発行からデータをデータキャッシュパッファメモリ43に転送する処理時間が短縮され、コマンド発行からデータ転送レディになるまでの時間、コマンドオーバーのド時間の大きな部分が短縮され、結果的により高速なディスクドライブとのシーケンシャルなアクセスが速度される

【0071】ディスク媒体メディアからデータキャッシュパッファメモリ43への転送は、データキャッシュパッファメモリ43への転送は、データキャッシュパッファメモリ46転送レートが高いので先誘みしてポストインターフェース部411での誘み出しを待つことができる。データキャッシュパッファメモリ43のサイズはシーケンシャルアクセスに逃したディスクドライブでは回転ディスクトラックの数周回分のセクタデータをキャッシュすることができている。

【0072】しかしここで適常は、ディスクメディアからの院外出しにはエラー訂正、トラックジャンプ、ヘッ ・ 行物換などの動作によりデータ転送時間遅延、不遠核の 発生する要因が存在し、さらにはメモリ自体のDRAM としての各種リフレッシュ動作、FIFO動作のために メモリブロック切換動作が存在していることによるデ を転送時間不速核の発生する要因が存在する。メモリ自 身の持つ周期的なリフレッシュマネジメント動作とデー タアウセス動作との関係動作による処理時間遅れも存在 する。

【0073】シーケンシャルデータアクセスを総続して いくとこれらの時間不連続要因が発生し、このために予 め先読みしていたパッファデータを読み尽くしてしまう ことが発生する。特にこれはディスクドライブに高速に データを入出力する際に発生する。これは各セクタ単位 毎にデータ転送をしているときに、次のセクタデータ転 送に準備レディができなくて、次のデータ転送が始めら れないことで転送がストップする。再びFIFO動作を 開始してシーケンシャルアクセスを継続するためには、 キャッシュコントローラ420のソフトウエア制御に入 って回復動作をし、その後にキャッシュコントロール部 42のハードウエアで転送を再開する処理動作を行った あとでディスクの次の読み出し開始セクタを読み出す位 置に到達するまでヘッドが回転待ちを行うことになって しまい、時間遅延損失が著しく大きいので、むしろシー ケンシャルアクセスの場合には、転送レートを高く維持 するためには、ランダムアクセスで使用するアクセスサ イクルより遅いサイクルレートでアクセスしてパッファ 内部のデータが常に枯渇しないようにする必要がある。

[0074]この限界には、ATA/ATAFI-4程 準で規定された設高レートサイクルよりも数倍遠く、例 えば30MHよサイクル機やのシーケンサでランダムア クセスでは16Mパイト/砂(つまり8Mワード/砂) 転送可能なディスクデバイスが、シーケンシャルなアク セスでは7Mパイト/砂(つまり3.5Mワード/砂) を平均転送レートとして転送する性能保証するのが限界 となる場合がある。

[0075] 以上のことから、シーケンシャルアクセス でのデータ読み出しあるいは響き込みを継続していくと きには、ランダムアクセスの場合よりも比較的低速にア クセスするべき必要がある。

(0076) ここで、最も高レートサイクルなランダム アクセス誘み出し動作の場合は、アドレスデコード#0 と#1をアドレス領域M-00にアドレス指定してデー タレジスタ 41にアクセスを行う。

【0077】中程度の速度サイクルのデータ転送レートであるシーケンシャルアクセスの場合には、アドレスデコード#3と#4をアドレス領域M-00にアドレス指定してデータレジスタ41にアクセスを行う。

(007 8] 基も遅い必要のあるレジスを設定アクセスでは、アドレスデコード本5を指定してアクセスする。ここでレジス今数定のアクセスでデータレジスタ41にアクセスする場合としては、ATA/ATAP!4年の54、パケットコシェースを発用しても多いパイスの場合であり、パケットコマンド発行ののち長初の6ワード、つまり124イトのパケットコマンドデ・メントジクタ41に書き込んでいるのではなくて、ホ、イインターフェースの44円1内部のインターフェース4年の1時間回路413で書き込まれたパケットコマンドデータをコード変換解取しているので、レジスタ設定と同様の最も拡張なアクセス動件とされる。

【0079】関13は、本実施の形態のタイミングチャートである。以上の動作を関13のタイミングチャートで見ると、図13 日またびの 13 のに示すランダムアクセス誘み出し書き込みタイミングとしては、バスサイクルが30ns,33MHzの場合には、2ウエイトをシーケンサにもたらし、その結果、ホストシーケンサ1は、図13 Aに示すクロックに対して誘み出しバス信号。この2ウエイトはランダムアクセスレートであり、ATA/ATAPIー4での最も高いサイクルレートと、0、実行サイクルレートは、欧カ出し属サートであり、ATA/ATAPIー4での最も高いサイクルレートと(ローアクティブ)期間は90nsであり、ネゲートを含めたトータルの1誘み出しサイクルは120nsである。

【0080】また、図13Dに示すシーケンシャル読み 出しタイミングは3ウエイトの発生をホストシーケンサ 1にもたらし、その結果、ホストシーケンサ1は、図1 3 Aに示すクロックに対して誘み出しバス信号の4クロック後でデータを誘み出す処理動作を実行する。この3 ウエイトはシーケンシャルアクセスに必要な中程度に遅くしたレートであり、ATA/ATAPIー4での最もあいサイクルレートよりは低い。実行サイクルレートは、読み出し信号アサート(ローアクティブ)期間は120 nsであり、水ゲートを含めたトータルの1誘み出しサイクルは150 nsとしている。

【0081】さらに、図13Eに示すシーケンシャル書 き込みレートは、シーケンシャル読み出しレートよりも 遅く、これに適合させるためにさらに図13Aに示すク ロックに対して1クロックの遅延ディレーを付加させ る。つまり、シーケンシャル書き込みタイミングは4ウ エイトの発生をホストシーケンサ1にもたらし、その結 果、ホストシーケンサ1は、書き込みパス信号の5クロ ック後でデータを書き込み処理動作を実行する。この4 ウエイトはシーケンシャル書き込みアクセスに必要な程 度に違くしたレートであり、ATA/ATAPI-4で の最も高いサイクルレートよりは低い。この場合、実行 サイクルレートは、書き込み信号アサート(ローアクテ ィブ) 期間は、150msであり、ネゲートを含めたト ―タルの1読み出しサイクルは180nsとしている。 【0082】そして一番遅い必要のある図13Fに示す レジスタ設定タイミングとして、パケットインターフェ 一スを採用している場合にコマンドパケットデータをデ ータレジスタ41に書き込みする場合があり、本実施の 形態の場合は、この書き込みタイミングとしては、図1 3 Aに示すクロックに対して9クロックのウエイト(8) ウエイト)をシーケンサにもたらし、その結果、ホスト シーケンサ1は、読み出しパス信号の10クロック後で データを読み出す処理動作を実行する。この8ウエイト はレジスタ設定アクセスレートであり、ATA/ATA PI-4標準では最も低いサイクルレートとなる。実行 サイクルレートは、書き込み信号アサート(ローアクテ ィブ) 期間は270 n s であり、ネゲートを含めたトー タルの1読み出しサイクルは300 n s である。

[0083] 図14は、未実施の形態のホストシーケン が水 ISC-CPUなどのパイプライン処理CPUで パス幅がディスクドライブのデータ幅よりも2n倍広い せいで競会の発生する場合のタイミングチャートであ る。なお、図14は、例えば、ディスクドライブの16 ピットのデータ幅に対し、CPU内部のデータレジスタ が2倍の32ピットのデータ幅である場合に適用され る。

【00日 84】 こで特に、ホストシーケンサ1 内部のC PUとしてRISC-CPUなどのパイプライン処理を 使用しているCPUの場合、CPU内部の汎用レジスタ 長さがディスクドライブのインターフェースの1回の書 き込みで取り扱うデータ単位の2m倍のレジスタ値であ る場合であって、この場合のATA/ATAP!-4準 拠のディスクデバイスの場合は、16ビットワード単位 であって、ホストシーケンサ1のOPUのレジスタ幅が 32ビットあらいは54ビット帳の場合、命令長さはR ISC-CPUでは各命令で同一コード長であって、一 度のアクセスで2m個の命令を取得して2m回利用する 報答になっている。

【0085】例えば、5段パイプライン処理の場合、インストラクションフェッチ、インストラクションプコード、実行、メモリアクセス、実行結果のレジスタへの書き戻しの5ステージがある。

[0086] こで、このメモリアクセスはCPUにとってのデータアクセス談外書き動作であって、そしてインストラクションフェッテとデータアクセス談外出し書き込みは同じパスを使用するために談合する。このため自動的に図148の前半に示すようにスプリット引き延ばしをする。つまり、最初(等数回)のアクセスはCPUの部のパイプライン処理回路でのデータパスのアクリス時のでは、148の前半に示すようにスプリット引き延ばしまする。特にATA/ATAP! ー 4等数のインターフェースを採用するディスクデバス4へのアクセスには18ビッドパスを使用するので、スプリット引き延ばし返14人に示すクロックに対して2クロック発生してはまう。

【Q087】しかし、ここで、2m個の命令を1底のアクセスで取得しているので、2回目以降2m回までの命令実行ではインストラクションフェッチのアクセスは発生しないので、メモリアクセスと競会しない。このため、ディスタデバイス4にとっては、アクセスサイクルが短縮される。つまり、次の(偶数回)のアクセスはCPU内部のパイプライン処理回路でのデータパスのアクレス繋合が発生しないの、図14日の後半に赤すようにスプリット引き延ばしは発生しない。モして、スプリットなして前半に比べて短くなる勧増階号タイミングの下去途準分よングとしてウェイト数を授定する。

[0088] ここで、2 か個の命令を取得できる場合の 働致2mとは、例えば、16 ビット長のインストラクシ ョン命令コードを使用しているOPUでは、32 ビット バス幅を持っているCPUでは一度のアクセスで2個、 64 ビットバス幅を持っているCPUでは一度のアクセ スで4 個数様できる。

[0089] モして2m回周期サイクル梅に先頭の読み 出し書き込みアクセスでは、今回のメモリアクセスの発 生と次のインストラクションフェッチとの数合の発生の ために、1実行処理ステップ分のスプリット実行引き延 ばし選延が発生する。そのサイクルの2回目以解は取り 込んだ命令を頭次利用するだけなのでバスの診合が発生 しない。これによって、読み出し巻き込みの際のバス信 号のアサート (ローアクティブ) 期間は2クロック短絡 される。これは読み出し書き込み9間号の発生サイク ルが不能いになってしまうことを意味する。これはディ スクデバイス4にとっては短い方のサイクルを最短サイ クルとして、それ以上でアクセスされるべきであるか ら、実際はm回数に1回、最初のアクセスでは2クロッ ク長くかかってしまう冗長時間が発生していることにな ス

【0090】 ここで、特に、アクセス順番で異なるアドレスデコードを利用して、アクセス信号のサイクル周期 を結果的に均一に合わせてアクセスサイクルの冗長時間 を削減する。

【0091】ランダムアクセスにおいては、mサイクル 周期毎の最初のアクセスにおいて、アドレスデコード# Oを使用して最初の読み出し書き込みをし、次からその mサイクルの最終回まではアドレスデコード#1を使用 して、ウエイト発生器3で冗長時間分、この場合は2ク ロック長くウエイトを発生させて、結果的に読み出し書 **き込みの制御信号アサート(ローアクティブ)期間を各** 回均一に描える。これによって、必要最小限のアサート (ローアクティブ) 期間に制御信号発生期間を揃える。 【0092】シーケンシャルアクセスにおいては、mサ イクル周期毎の最初のアクセスにおいて、アドレスデコ ―ド#2を使用して最初の読み出し書き込みをし、次か らそのmサイクルの最終回まではアドレスデコード#3 を使用して、ウエイト発生器3で冗長時間分、この場合 は2クロック長くウエイトを発生させて、結果的に読み 出し書き込みの制御信号アサート (ローアクティブ) 期 間を各回均一に揃えることとする。これによって、シー ケンシャルアクセスに必要最小限のアサート(ローアク ティブ) 期間に制御信号発生期間を揃えて、冗長時間を 削減する。

[0093]

【発明の効果】本発明によれば、1つのデバイスに対して複数のアドレスの中から適する速度でアクセスするアドレスを選択すれば、他迷から高速までの各種リムーパブルストレージデバイスに対して適したレートでアクセスできるという効果を奏する。

【0094】また、本発明によれば、機能設定などのア クセスレート周期を設定開助する処理作業オーバーへッ ドが減少し、制御ソフトウエアを使用するホストからの アドレス選択だけでアクセス速度を変更できるので、転 迷開始中に労換え選択できるため、デバイスへのアクセ ス速度周期を切換え調節する設定回路が不要になるとい 3.数里を奏する。

【0095】また、本発明によれば、RISO-CPU などのパイプライン処理シーケンサ制算線を使用する際 に、アクセスの順番で指定するアドレスを別にすること によって、発生するウエイト信号を別として、結果的に 均一な認み書きのアクセス信号を生成させて、ディスク ドライブアクセスに不足時間の削減された最なアクセ ス制御信号を得ることができるという効果を表する。

【図面の簡単な説明】

【図1】本発明の実施の形態のディスクドライブインタ 一フェース装置の構成を示すブロック図である。

【図2】本発明の実施の形態のアドレスマップを示す図 である。

【図3】本発明の実施の形態のウエイト信号発生器の信 号論理合成回路部の機成を示すブロック図である。

「国4】本発明の実施の形態の第#k番目のウエイト数セレクタ回路の構成を示すブロック図である。

【図5】本発明の実施の形態のディスクドライブ内部の 構成を示すブロック図である。

【図6】本発明の実施の形態のランダムアクセスクラス を示す図である。

【図7】本発明の実施の形態のコマンド発行ステップを 示す図である。

【図8】本発明の実施の形態のディスクからキャッシュ へのデータ転送ステップを示す図である。

【図9】本発明の実施の形態のキャッシュからホストへ のデータ転送ステップを示す図である。

【図10】本発明の実施の形態のシーケンシャルアクセ スクラスを示す図である。

【図11】本発明の実施の形態のコマンド発行ステップ を示す図である。 【図12】本祭明の実施の形態のディスクからキャッシ


【図12】本発明の実施の形態のディスクからキャッシュへおよびキャッシュからホストへの並列データ転送ステップを示す図である。

[図13] 本発明の実施の形態のタイミングチャートを 示す図であり、図13 Aはクロック、図13 Bはランダ ムアウセス鉄が出しタイミング、図13 Bはランダムア クセス雲き込みタイミング、図13 Bはシーケンシャル アクセス雲き込みタイミング、図13 Bはシーケンシャ ルアクセス雲き込みタイミング、図13 Fはレジスタ設 定タイミングである。 【図14】本発明の実施の形態のホストのシーケンサが パイプライン処理CPUの場合のタイミングチャートを 示す図であり、図14Aはクロック、図14Bはシーケ ンシャルアクセス読み出しタイミングである。

【符号の説明】


1 ……シーケンサ、2……パス、3 ……ウエイト発生 器、4……ディスクドライブ、5……アドレスデコー ド、10······CPU、11······システムクロック制御回 路、30~3k……ウエイト数セレクタ#0~#k、4 1 ……データレジスタ、42 ……キャッシュコントロー ル部、43……データキャッシュパッファメモリ、44 ····・ディスクドライブサーボおよび機構ユニット、46 ······ドライブ内蔵CPU、50~5k······アドレスデコ ード#O~#k、60……セクタの読み出し書き込み、 61……セクタのマルチプル読み出し書き込み、62… ·・・キュー付き読み出し書き込み、100····・シーケンシ ャル読み出し書き込みの開始セクタ、101 ……セクタ のシーケンシャル読み出し書き込み継続中、102…… シーケンシャル読み出し書き込みのエンド終了端、13 1 ····· C S信号合成回路、132 ······ グレイコードステ トマシン、133……ウエイト信号合成回路、134 ……同期出力遅延索子、411……ホストインターフェ 一ス部、412……ディスクコントロールステータスレ ジスタ群、413 ……インターフェース制御論理回路、 420……コントローラ、421……パス、423…… 於み出しメモリブロック選択回路、424……メモリ読 み出し回路、425……SW1、426…… 書き込みメ モリブロック選択回路、427……メモリ書き込み回 路、428……SW2、429……メモリステートマネ ジメント回路、440……記録再生アンプ回路、451 ····・エラー訂正回路、452····・チャンネルコーディン グ回路

[図4]




本実施の形数の集件K番めのウエイト数セレクタ回路の構成を示すブロック図






本実施の形態のディスクドライブインターフェース装置の構成を示すブロック図

[図2]




[図6] [図7]




本実施の形態のランダムアクセスクラスを示す図


【図3】



[図5]




【図11】




本実施の形態のコマンド発行ステップを示す図

[図8]




本実施の影聴のディスクからキャッシュへのデータ転送ステップを示す図

【図9】




本実施の形態のキャッシュからホストへのデータ転送ステップを示す図

【図10】



本実施の形態のシーケンシャルアクセスクラスを示す図







本実施の形態のディスクからキャッシュへおよびキャッシュからホストへ の並列データ転送ステップを示す図

【図13】

[図14]

 \sqrt{N}







本実施の存載のホストのシーケンサがパイプライン 処理CPUの場合のタイミングチャート

本実施の形態のタイミングチャート

フロントページの続き

(72)発明者 藤井 信子

情 藤井 信子 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内 Fターム(参考) 58065 BA01 GA16 CE04 CE11 CH01 5D044 BC01 CC04 DE38 FG10 GK10

HL01 HL11